PAT-NO:

JP405307165A

DOCUMENT-IDENTIFIER:

JP 05307165 A

TITLE:

ACTIVE MATRIX DISPLAY PANEL

PUBN-DATE:

November 19, 1993

INVENTOR-INFORMATION:

NAME

OZAWA, NORIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO:

JP04110437

APPL-DATE:

April 28, 1992

INT-CL (IPC):

G02F001/133, G02F001/1345 , G09F009/30 ,

G09G003/36

US-CL-CURRENT: 345/103

#### ABSTRACT:

PURPOSE: To provide the active matrix display panel which can be improved in display characteristics and reliability by making an electric component, which is parasitic on a video signal line, equivalent.

CONSTITUTION: On the source line driving circuit side of the active matrix liquid crystal display panel, source-side wiring layers S<SB>al</SB> and S<SB>a2</SB> crossing video signal lines V<SB>1</SB>, V<SB>2</SB>, and V<SB>3</SB> are made nearly equal in wiring width at specific parts to make the

## **BEST AVAILABLE COPY**

parasitic capacities of the paths of the video signals nearly equal, and, an extension part S<SB>11</SB> and a narrow part S<SB>22</SB> (electric resistance correction part) having the wiring width are provided according to the wiring lengths of the source-side wiring layers S<SB>a1</SB>, SB<SB>a2</SB>, and S<SB>a3</SB> and electric resistances which are parasitic on them are made nearly equal.

COPYRIGHT: (C) 1993, JPO&Japio

(19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-307165

(43)公開日 平成5年(1993)11月19日

(51)Int.CL <sup>5</sup>		識別記号	庁内整理番号	FΙ		技術表示箇所
G 0 2 F	1/133	550	7820-2K			
	1/1345		9018-2K			
G 0 9 F	.9/30	338	6447-5G		•	
G 0 9 G	3/36		<b>7</b> 319—5G	•		

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特顯平4-110437

(22)出願日

平成4年(1992)4月28日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 小澤 徳郎

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内


(74)代理人 弁理士 山田 稔

#### (54)【発明の名称】 アクティブマトリクス表示パネル

#### (57)【要約】

【目的】 ビデオ信号線に寄生する電気的成分を等価に し、表示特性および信頼性を向上可能なアクティブマト リクス表示パネルを実現すること。

【構成】 アクティブマトリクス液晶表示パネルのソース線駆動回路側において、ビデオ信号線 V1, V2, V3 と交差するソース側配線層 Sa1, Sa2の所定部分の配線幅を同等としてビデオ信号の経路における寄生容量の大きさを同等にし、かつ、ソース側配線層 Sa1, Sa2, Sa3の配線長さに応じて、それらに配線幅の拡張部 S11 および狭小部 S22 (電気的抵抗補正部)を設け、それらに寄生する電気的抵抗の大きさも同等としてある。



#### 【特許請求の範囲】

【請求項1】 同一基板上の画素マトリクスの形成領域 と前記基板の外周縁と間に形成されたソース線駆動回路 側において、nを3以上の整数とした場合に、前記画素 マトリクスの形成領域の外周側にその辺方向に向かって 形成されて前記ソース線駆動回路のシフトレジスタ部の 形成領域の側から前記画素マトリクスの形成領域側に向 かって並列するn列のビデオ信号線と、これらのビデオ 信号線毎に層間絶縁膜を介して導電接続し、そこから前 記画素マトリクスの形成領域側に向かう n列のソース側 10 配線層と、これらの各ソース側配線層とこれらのソース 側配線層毎に対応する各ソース線との間に介挿され、前 記シフトレジスタ部側から出力された駆動用信号に基づ いて前記ソース線配線層と前記ソース線とが導電接続す る状態および非導電接続状態に動作がそれぞれ切り換え られる n個のスイッチ部と、前記シフトレジスタ部側か ら前記スイッチ部に向けて形成されて前記ビデオ信号線 に対して層間絶縁膜を介して交差し、前記駆動用信号を 前記スイッチ部毎に入力するn列の駆動用信号線と、を 有し、これらの駆動用信号線と前記ビデオ信号線との各 交差領域における配線の重なり面積はいずれも同等であ って、前記ソース側配線層と前記ビデオ信号線との各交 差領域における配線の重なり面積はいずれも同等になっ ており、前記ソース側配線層には、その前記ビデオ信号 線との導電接続位置から前記スイッチ部との導電接続位 置までの間の配線長さに対応してその幅寸法を調整し、 その間の電気的抵抗を各ソース側配線層同士で同等とす べき電気的抵抗補正部が形成されていることを特徴とす るアクティブマトリクス表示パネル。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は液晶表示パネルなどのア クティブマトリクスパネルに関し、特に、そのビデオ信 号線周囲の配線構造に関する。

#### [0002]

【従来の技術】液晶の配向状態などを利用して情報を表 示するフラット型表示パネルのうち、アクティブマトリ クス方式の液晶表示パネルにおいては、図4にブロック 図で示すように、透明基板11の表面側に画素マトリク ス22、ソース線駆動回路12およびゲート線駆動回路 21が形成されている。ソース線駆動回路12は、シフ トレジスタ部13, TFT (薄膜トランジスタ) で構成 されたスイッチ回路T1, T2, T3···およびビデ オ信号線 V1 , V2 , V3 を有し、シフトレジスタ部 1 3の側から各スイッチ回路T1 , T2 , T3 · · · に は、シフトレジスタ部13から出力されたビット信号 (駆動用信号) が駆動用信号線G1 , G2 , G3 · · · を介して入力可能になっている。このため、ビット信号 が駆動用信号線G1 、G2 、G3 ···を介して各スイ

イッチ回路T1, T2, T3···が高インピーダンス 状態から低インピーダンス状態に切り換わる。この切り 換えによって、ビデオ信号線V1, V2, V3 に供給さ れていたビデオ信号はソース線X1 , X2 , X3 ··· にホールドされ、画素Pi, P2 · · · においては、ビ デオ信号が液晶セル30の液晶の配向状態を変化させて 画面を表示する。

【0003】このような構成のアクティブマトリクス液 晶表示パネルにおいては、ソース線駆動回路12が画素 マトリクス22と透明基板11の外周級との間に配置さ れているため、そのビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  と、 駆動用信号線G1 、G2 、G3 · · · およびソース側配 線層S1 , S2 とが、図5に示すように、必然的に交差 することになる。 すなわち、 ビデオ信号線V1 に導電接 続するソース側配線層Sb1(S1 )はビデオ信号線 V2 、V3 と交差し、ビデオ信号線V1 に導電接続する ソース側配線層Sb2 (S2 )はビデオ信号線V3 と交差 している。但し、ビデオ信号線V3 に導電接続するソー ス側配線層Sb3 (S3 )はいずれのビデオ信号線Vi , V2 、V3 とも交差していない。ここで、スイッチ回路 T<sub>1</sub> , T<sub>2</sub> , T<sub>3</sub> はビデオ信号線 V<sub>1</sub> , V<sub>2</sub> , V<sub>3</sub> の側 方位置に一括して形成されているため、ソース側配線層 Sb1, Sb2, Sb3におけるビデオ信号線V1, V2, V 3 との導電接続位置からスイッチ回路T1, T2, T3 との導電接続位置までの間の長さ寸法がそれぞれ異な る。そして、この間の電気的抵抗が異なっていると、各 ビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  に対応する画素 $P_1$  , P2 ・・・における表示状態にばらつきが発生しやすい。 このため、各ソース側配線層Sb1, Sb2, Sb3の配線長 30 さに応じて、それらの幅寸法を変えて、いずれのソース 側配線層Sb1, Sb2, Sb3においても、その電気的抵抗 が同等になるように設定されている。すなわち、ソース 側配線層Sb1, Sb2, Sb3の順に配線長さが長いため、 その配線幅はソース側配線層Sb1, Sb2, Sb3の順に広 く設定されている。

#### [0004]

【発明が解決しようとする課題】ここで、ビデオ信号線 V1 , V2 , V3 とソース側配線層Sb1, Sb2および駆 動用信号線G1 , G2 , G3 ···との交差部の構造 は、図6に示すように、ソース側配線層Sbi, Sbzおよ び駆動用信号線G1, G2, G3····は下層側に形成 され、ビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  は上層側に形成さ れて、それらの間には層間絶縁膜14が存在している。 このため、交差部の配線層間には層間絶縁膜14によっ て寄生容量が存在する。ここで、駆動用信号線Gi,G 2 , G3 の幅はいずれも同等であるため、駆動用信号線 G1 , G2 , G3 とビデオ信号線V1, V2 , V3 と交 差部における寄生容量は、図7に示すように、いずれも Caで同等である。しかしながら、従来のアクテティブ ッチ回路T1 , T2 , T3 · · · に入力されると、各ス 50 マトリクス液晶表示パネルにおいては、ソース側配線層 10

Sb1, Sb2, Sb3 に順に配線幅が広く設定されているた め、ソース側配線層Sb1とビデオ信号線V2 , V3 との 交差部における寄生容量の大きさをCbュ1、ビデオ信号 線Vzとソース側配線層Sb3との交差部における寄生容 量の大きさをCb22とすると、Cb21>Cb22である。 しかも、各配線に対する容量の寄生する状態が異なる。 従って、ビデオ信号線V1 とソース側配線層Sb1とが構 成する第1の経路には(3Ca+2Cb2i)の容量が寄 牛し、ビデオ信号線V2 とソース側配線層Sb2とが構成 する第2の経路には (3Ca+Cb21+Cb22) の容量 が寄生し、ビデオ信号線V3 とソース側配線層Sb3とが 構成する第3の経路には(3Ca+Cb21+Cb22)が 寄生している。従って、ビデオ信号線V1 とソース側配 線層Sыとが構成する第1の経路には、他の経路に比し て大きな寄生容量が存在する状態にある。それ故、従来 のアクテティブマトリクス液晶表示パネルにおいては、 ビデオ信号線V1とソース側配線層Sb1とが構成する第 1の経路を伝わるビデオ信号の遅延が他の経路における 遅延に比較して大きく、これらの経路に対応する画素P 1 に3本おきの表示むらなどが発生する。また、ビデオ 信号線V1 とソース側配線層Si1とが構成する第1の経 路に寄生する容量が大きいため、いずれかの配線に静電 気などによって異常電位が供給されると、第1の経路に 突入電流が集中して、ビデオ信号線V1 に欠陥が生じや すいという問題点もある。

【0005】以上の問題点に鑑みて、本発明の課題は、 ビデオ信号線と交差する配線層の構造を最適化して、ビ デオ信号線および配線に寄生する電気的成分を等価に し、表示特性および信頼性を向上可能なアクティブマト リクス表示パネルを実現することにある。

#### [0006]

【課題を解決するための手段】上記課題を解決するため に、本発明において講じた手段は、同一基板上の画素マ トリクスの形成領域と基板の外周縁と間に形成されたソ ース線駆動回路側において、画素マトリクスの形成領域 の外周側にその辺方向に向かって形成されてソース線駆 動回路のシフトレジスタ部の形成領域の側から順に画素 マトリクスの形成領域に向かって並列するn(但し、n は3以上の整数。) 列のビデオ信号線と、これらのビデ オ信号線毎に層間絶縁膜を介して導電接続し、そこから 画素マトリクス形成領域側に向かうn列のソース側配線 層と、これらの各ソース側配線層とこれらのソース側配 線層毎に対応する各ソース線との間に介挿され、シフト レジスタ部側から出力された駆動用信号に基づいてソー ス線配線層とソース線とが導電接続する状態および非導 電接続状態に動作がそれぞれ切り換えられるn個のスイ ッチ部と、シフトレジスタ部側からスイッチ部に向けて 形成されてビデオ信号線に対して層間絶縁膜を介して交 差し、駆動用信号をスイッチ部毎に入力するn列の駆動 用信号線とを有するアクティブマトリクス表示パネルに 50 4

対して、これらの駆動用信号線とビデオ信号線との各交差領域における配線の重なり面積をいずれも同等とし、ソース側配線層とビデオ信号線との各交差領域における配線の重なり面積をいずれも同等とし、かつ、ソース側配線層には、そのビデオ信号線との導電接続位置からスイッチ部との導電接続位置までの間の配線長さに対応してその幅寸法を調整し、その間の電気的抵抗を各ソース側配線層同士で同等とすべき電気的抵抗補正部を設けることである。すなわち、ソース側配線層とビデオ信号線との各交差領域における配線の重なり面積をいずれも同等にしつつ、各ソース側配線層におけるビデオ信号線との導電接続位置からスイッチ部との導電接続位置まで電気的抵抗を同等する目的に、ソース側配線層に形成した配線幅方向の拡張部または狭小部などの電気的抵抗補正部によって電気的抵抗を調整することである。

#### [0007]

【作用】上記手段を講じた本発明に係るアクティブマト リクス表示パネルにおいて、画素マトリクスの形成領域 の外周側で並列するn列のビデオ信号線に対して、これ らのビデオ信号線から画素マトリクス形成領域側のスイ ッチ部に向かうn列のソース側配線層と、駆動用信号を スイッチ部毎に入力するn列の駆動用信号線とが交差し ているため、それらの交差部には容量が寄生する。ここ で、ビデオ信号線と駆動用信号線との交差部における寄 生容量の大きさは同等であるが、ビデオ信号線とソース 側配線層との交差部における寄生容量を同等とする目的 に、ソース側配線層の配線幅を同等とすると、ソース側 配線層に寄生する電気的抵抗がソース側配線層毎に異な ってしまう。そこで、本発明においては、ソース便配線 30 層とビデオ信号線との各交差領域におけるソース側面線 層の配線幅をいずれの交差部においても同等にすること によって、ビデオ信号線とソース側配線層との交差部に おける寄生容量を同等とする一方で、ソース側配線層に 形成した配線幅方向の拡張部または狭小部などの電気的 抵抗補正部によってその電気的抵抗を調整してある。こ のため、ビデオ信号線とソース側配線層とによって構成 されるビデオ信号の経路に寄生する容量および抵抗をい ずれの経路においても同等にすることができる。それ 故、各経路におけるビデオ信号の遅延に差がないので、 表示特性が向上する。また、配線に静電気などによって 異常電位が供給されても、特定の経路に突入電流が集中 することがないので、その信頼性が向上する。

#### [0008]

【実施例】つぎに、添付図面を参照して、本発明の一実 施例について説明する。

【0009】図1は本発明の実施例に係るアクティブマトリクス液晶表示パネルのソース線駆動回路側におけるビデオ信号線の形成領域周囲の機略平面図である。ここで、本例のアクティブマトリクス液晶表示パネルの全体構成は、図4に示すブロック図と概ね同様であるため、

その全体構成については、従来例と同様に、図4を参照して説明する。また、本例のアクティブマトリクス液晶表示パネルと従来のアクティブマトリクス液晶表示パネルとは、その基本的が構成は略同様であるため、対応する部分には同符号を付して説明する。

【0010】まず、本例のアクティブマトリクス液晶表 示パネルの特徴点であるソース線駆動回路側におけるビ デオ信号線の形成領域周囲の構成を説明する前に、図4 を参照して、本例のアクティブマトリクス液晶表示パネ ルの全体構成について説明しておく。この図において、 透明基板11の表面側には、画素マトリクス22, ソー ス線駆動回路12およびゲート線駆動回路21が形成さ れて、表示装置の小型化、高精細化および低コスト化が 図られている。ここで、ソース線駆動回路12は、シフ トレジスタ部13, TFT (薄膜トランジスタ)で構成 されたスイッチ回路Ti, Ti, Ti, Ti, Ti, Ti オ信号線V1, V2, V3 を有し、シフトレジスタ部1 3の側から各スイッチ回路T1, T2, T3···に は、シフトレジスタ部13から出力されたビット信号 (駆動用信号)が駆動用信号線G1 , G2 , G3 · · · を介して入力可能になっている。ここで、ソース線駆動 回路12のシフトレジスタ部13にクロック信号線34 を介してクロック信号が入力されて、そこから出力され たビット信号が駆動用信号線G1 、G2 、G3 ···を 介して各スイッチ回路 $T_1$ ,  $T_2$ ,  $T_3$  · · · に入力さ れると、各スイッチ回路T1, T2, T3···が高イ ンピーダンス状態から低インピーダンス状態に切り換わ る。この切り換えによって、ビデオ信号線V1 、V2 、 V3 に供給されていたビデオ信号はソース側配線層 S<sub>1</sub> , S<sub>2</sub> , S<sub>3</sub> · · · および各スイッチ回路T<sub>1</sub> , T 30 2, T<sub>3</sub>···を介してソース線X<sub>1</sub>, X<sub>2</sub>, X<sub>3</sub>·· ・にホールドされ、ソース線 $X_1$  ,  $X_2$  ,  $X_3$  ・・・と ゲート線 Y1 、 Y2 、 Y3 ・・・との交点に形成された 複数の画素P1 , P2 · · · に出力される。これらの画 素Pi , Pz · · · おいては、ゲート信号に基づいて薄 膜トランジスタ (TFT) 29が駆動されて、その動作 状態に対応して、ビデオ信号が液晶セル30の液晶の配 向状態を変化させて画面を表示する。なお、ゲート線駆 動回路21はシフトレジスタ部20および必要に応じて バッファ回路23を有し、そこにはクロック信号線37 からシフトレジスタ部20にクロック信号を入力可能に なっている。また、35,38はソース線駆動回路12 およびゲート線駆動回路21にスタート信号を入力する スタート信号線である。

【0011】このような構成のアクティブマトリクス液晶表示パネルにおいては、ソース線駆動回路12が画案マトリクス22と透明基板11の外周縁との間に配置されているため、そのビデオ信号線V1、V2、V3と、駆動用信号線G1、G2、G3・・・およびビデオ信号線V1、V2 に導電接続するソース側配線層S1、S2

とが、図1に示すように、必然的に交差することにな る。すなわち、ビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  は画素マ トリクス22の辺方向に向かって形成されて、シフトレ ジスタ部13の側から順に画素マトリクス22に向かっ て並列しており、そのうち、ビデオ信号線V』 に導電接 続するソース側配線層Sa1 (S1 )はビデオ信号線 V2 、V3 と交差し、ビデオ信号線V1 に導電接続する ソース側配線層Saz(Sz)はビデオ信号線Vaと交差 している。但し、ビデオ信号線V3 に導電接続するソー ス側配線層Sa3 (S3 )はいずれのビデオ信号線V1、 V2 , V3 とも交差していない。ここで、ビデオ信号線 V1 , V2 , V3 とソース側配線層Sa1, Sa2および駆 動用信号線Gi,Gi,Gi,・・・との交差部の構造 は、図1のIV-IV、線における断面を図2に示すよう に、ソース側配線層Sal, Sazおよび駆動用信号線 G1, G2, G3·・・・は下層側に不純物ドープ型の多 結晶シリコンで形成され、ビデオ信号線V1, V2, V 3 は上層側にアルミニウム層で形成されて、それらの間 には層間絶縁膜14が存在している。このため、交差部 の配線層間には層間絶縁膜14によって寄生容量が存在 するが、駆動用信号線Gi, G2, G3の幅はいずれも 同等であるため、図3 (a) の等価回路に示すように、 駆動用信号線G1 、G2 、G3 とビデオ信号線V1 V 2 、V3 と交差部における寄生容量はいずれもCaで同 等である。

【0012】ここで、ソース側配線層Saiとビデオ信号 線Vz, V3 との交差部における寄生容量の大きさと、 ビデオ信号線V2 とソース側配線層Sa3との交差部にお ける寄生容量の大きさとが異なっていると、ビデオ信号 線V1 とソース側配線層Sa1とが構成する第1の経路に 寄生する容量の大きさ、ビデオ信号線V2 とソース側配 線層Sazとが構成する第2の経路に寄生する容量の大き さ、ビデオ信号線V3とソース側配線層Sa3とが構成す る第3の経路に寄生する容量の大きさが異なってしま い、各経路を伝わるビデオ信号に遅延の差が生じ、画面 に3本おきの表示むらなどが生じる。また、異常電位が 発生した場合には、寄生容量の大きな特定の経路に突入 電流が集中してしまう。一方、スイッチ回路Ti... T<sub>2</sub> , T<sub>3</sub> · · · · はビデオ信号線 V<sub>1</sub> , V<sub>2</sub> , V<sub>3</sub> の側 方位置に一括して形成されているため、ソース側配線層 Sa1, Sa2, Sa3におけるビデオ信号線V1, V2, V 3 との導電接続位置からスイッチ回路T1 , T2 , T3 ・・・との導電接続位置までの間の長さ寸法がそれぞれ 異なる。ここで、その間の電気的抵抗が異なっている と、各ビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  に対応する画素P1 , Pz · · · における表示状態にばらつきが発生しや

【0013】そこで、本例のアクティブマトリクス液晶 表示パネルにおいては、各経路に寄生する容量および低 抗のいずれをも各経路間で等価する目的に、図1に示す

ように、ソース側配線層Sai, Sai, とビデオ信号線V V<sub>2</sub> , V<sub>3</sub> との各交差領域における配線の重なり面 積をいずれも同等にしつつ、ソース側配線層Sal, Saz, Sa3に、そのビデオ信号線V1, V2, V3 との 導電接続位置からスイッチ回路T1 , T2 , T3 · · · との導電接続位置までの間の長さ寸法に対応してその幅 寸法を調整してその間の電気的抵抗を各ソース側配線層 Sal, Sal, Sal同士で同等とすべき拡張部Silおよび 狭小部S22 (電気的抵抗補正部)を形成してある。すな わち、本例のアクティブマトリクス液晶表示パネルにお いては、各ソース側配線層Sal, Saz, Sazは、いずれ も、配線幅がL1 と広い拡張部S11と、配線幅がL2 と 狭い狭小部S12とで構成され、ソース側配線層Sa1, S a2は、いずれも狭小部S11でビデオ信号線V2, V3と 交差している。このため、いずれの交差部における配線 の重なり面積も同等になっている。従って、図3 (a) に示すように、ソース側配線層Saiとビデオ信号線 V2 , V3 との交差部における寄生容量, ビデオ信号線 V2 とソース側配線層Sa3との交差部における寄生容量 は、いずれの同等であって、その大きさをCbで表すこ とができる。なお、前述のとおり、駆動用信号線G1, G2, G3の幅は一定であるため、駆動用信号線G1, G2 , G3 とビデオ信号線V1 / V2 , V3 と交差部に おける寄生容量の大きさはいずれもCaで表してある。 この図に示すとおり、いずれの交差部にも、寄生容量C a, Cbが寄生しているが、ビデオ信号線V1とソース 側配線層Salとが構成する第1の経路に寄生する容量の 総和は(3Ca+2Cb)、ビデオ信号線V2 とソース 側配線層Sazとが構成する第2の経路に寄生する容量の 総和は(3Ca+2Cb)、ビデオ信号線V3 とソース 側配線層Sa3とが構成する第3の経路に寄生する容量の 総和は (3Ca+2Cb) であり、 いずれの経路におい ても、同等の大きさの寄生容量が寄生している。なお、 上記の寄生容量の等価構造については、ソース側配線層 Sai, Saz, Sa3に限らず、本例のアクティブマトリク ス液晶表示パネルに形成されたいずれのソース側配線層 Sal, Saz, Sa3···にも採用されている。

【0014】さらに、本例のアクティブマトリクス液晶 表示パネルにおいては、スイッチ回路T1 , T2 , T3 はビデオ信号線V1, V2, V3の側方位置に一括して 形成されているため、ソース側配線層Sal, Sa2, Sa3 におけるビデオ信号線V1, V2, V3 との導電接続位 置からスイッチ回路T1 , T2 , T3 ・・・との導電接 続位置までの間の長さ寸法がそれぞれ異なるが、その間 の電気的抵抗を、各ソース側配線層Sal, Sal, Salc 形成された拡張部S11と狭小部S22とで調整してある。 すなわち、ビデオ信号線V」との導電接続位置からスイ ッチ回路Tiとの導電接続位置までの配線長さが長いソ ース側配線層Saiにおいては、その拡張部Siiが占める 比率が大きく設定されている。これに対して、ビデオ信 50 線層の電気的抵抗をその配線長さに対応してソース側配

号線V3との導電接続位置からスイッチ回路T3 との導 電接続位置までの配線長さが短いソース側配線層Sa3に おいては、その狭小部S22が占める比率が大きく設定さ れている。ここで、ソース側配線層Sal, Saz, Sa3は 不純物ドープ型の多結晶シリコンで形成されているか。 め、アルミニウム層で形成されたビデオ信号線Vi.V 2 , V3 に比して比抵抗が大きいので、ソース側配線層 Sai, Saz, Sagの抵抗を調整すれば、ビデオ信号線V 1, V2, V3 とソース側配線層Sal, Sa2, Sa3で構 成されるビデオ信号の経路の電気的抵抗が調整されたこ 10 とになる。このため、図3(b)にその等価回路を示す ように、いずれのソース側配線層Sai, Saz, Sa3にお いても、ビデオ信号線 $V_1$  ,  $V_2$  ,  $V_3$  との導電接続位 置からスイッチ回路T<sub>1</sub> T<sub>1</sub> , T<sub>2</sub> , T<sub>3</sub> との導電接続 位置までの配線長さに応じて、拡張部S11および狭小部 Szzが占める比率が設定されて、その間に電気的抵抗の 大きさがいずれもRで同等になっている。なお、上記の 寄生抵抗の等価構造については、ソース側配線層Sal, Saz, Sa3に限らず、本例のアクティブマトリクス液晶 表示パネルに形成されたいずれのソース側配線層Sal. Saz, Saz···にも採用されている。

【0015】以上のとおり、本例に係るアクティブマト リクス液晶表示パネルにおいては、ビデオ信号線Vi, V2, V3 と交差するソース側配線層Sal, Salの所定 部分の配線幅をいずれの交差部においても同等として、 ビデオ信号の経路における寄生容量の大きさを同等にし てあるため、各経路におけるビデオ信号の遅延に差がな いので、表示特性が向上する。また、配線に静電気など によって異常電位が供給されても、特定の経路に突入電 流が集中することがないので、その信頼性が向上する。 【0016】また、交差部に相当するソース側配線層S al, Sazの配線幅を同等にしつつ、ソース側配線層 Sal, Saz, Sa3の配線長さに応じて、それらに配線幅 の拡張部S11と狭小部S22とを設け、それらに寄生する 電気的抵抗の大きさも同等としてある。それ故、各経路

【0017】なお、本例においては、ビデオ信号線 V1 , V2 , V3 を赤、緑、青に対応させて3列のビデ オ信号線の場合について説明したが、これに限らず、さ らに多数化してもよい。さらに、ビデオ信号線V1, V z , V3 に交差する配線として、ソース側配線層および 駆動用信号線のみについて説明したが、さらに他の配線 が交差している場合にも適用できる。

におけるビデオ信号の遅延に差が発生することをさらに

防止してあるため、表示特性がさらに向上する。

[0018]

【発明の効果】以上のとおり、本発明に係るアクティブ マトリクス表示パネルにおいては、ソース側配線層とビ デオ信号線との各交差領域における配線の重なり面積を いずれの交差部においても同等とし、かつ、ソース側配 線層に形成された電気的抵抗補正部によって同等に調整してあることに特徴を有する。従って、本発明によれば、ビデオ信号線に寄生する容量および電気的抵抗が同等であるため、各経路におけるビデオ信号の遅延に差がないので、表示特性が向上するという効果を奏する。また、配線に静電気などによって異常電位が供給されても、特定の経路に突入電流が集中することがないので、その信頼性が向上するという効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明の実施例に係るアクティブマトリクス液 10 晶表示パネルにおけるビデオ信号線の形成領域周囲の概 略平面図である。


【図2】図1のIV-IV、線における断面図である。

【図3】(a)は図1に示すビデオ信号線に寄生する容量を示す説明図、(b)はそのソース側配線層に寄生する抵抗を示す説明図である。


【図4】アクティブマトリクス液晶表示パネルの全体構成を示すブロック部である。

【図5】従来のアクティブマトリクス液晶表示パネルにおけるビデオ信号線の形成領域周囲の機略平面図である。

【図1】



【図6】



【図6】図5のVI-VI、線における断面図である。

【図7】図5に示すビデオ信号線に寄生する容量を示す 説明図である。

10

#### 【符号の説明】

11 · · · 透明基板

12・・・ソース線駆動回路

13,20・・・シフトレジスタ部

21・・・ゲート線駆動回路

22・・・画素マトリクス

29・・・薄膜トランジスタ

30・・・液晶セル

G1 , G2 , G3 · · · 駆動用信号線

S<sub>1</sub> , S<sub>2</sub> , S<sub>3</sub> ···ソース側配線層

Sal, Sal, Sal, Sal, ···ソース側配線層

Sb1, Sb2, Sb3・・・ソース側配線層

S11··· 拡張部 (電気的抵抗補正部)

Szz···狭小部(電気的抵抗補正部)

T<sub>1</sub> , T<sub>2</sub> , T<sub>3</sub> ···スイッチ回路

V<sub>1</sub> , V<sub>2</sub> , V<sub>3</sub> · · · · ビデオ信号線


20 X<sub>1</sub> , X<sub>2</sub> , X<sub>3</sub> ···ソース線


Y1, Y2···ゲート線

#### 【図2】




【図3】







【図4】



【図5】



[図7]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.